4月16日，复旦年夜学传授周鹏、研究员刘春森团队的研究论文于《天然》上线。团队研制的“拂晓（PoX）”二维闪存原型器件，倾覆现有闪存技能路径，实现了400皮秒超高速非易掉存储，是迄今最快的半导体电荷存储技能。

开心的同时，刘春森又去查阅了下《天然》编纂部的邮件。“您的稿件已经被三位审稿人评阅，他们均认为这项事情具备潜于研究价值，咱们对于此暗示附和。”

这是团队同步开展的另外一项事情。他们提出了二维-硅基混淆架构“长缨（CY-01）”，经由过程将二维闪存器件直接融入成熟的互补金属氧化物半导体（CMOS）工艺平台，加速这类新型器件的财产化。

周鹏（前排右三）、刘春森（前排右四）团队。

?

10月8日，这项让刘春森悬念着的研究于《天然》以“加快上线”的情势发表，刘春森是第一作者兼通信作者，周鹏为通信作者。《天然》偕行评断“有望引起贸易公司高度存眷”。

“从0到10”，面向将来

毫无疑难，存储器今朝是一个很是成熟的财产，人们早已经习气了易掉性存储及非易掉性存储两套体系配合事情的模式——前者以SRAM、DRAM为代表，操作速率快，但容量小，数据于断电后没法生存；后者以闪存为代表，容量年夜，无需电源便可生存数据，但运行速率较慢。

“已往几十年间，国际上提出了多种新型存储技能路径，但始终没有倾覆现有存储芯片格式。”刘春森坦言，“以闪存为例，它的布局十分简朴，并且运行不变性高、价格自制，于以上方面难以被代替。”

冲破现有存储技能瓶颈坚苦重重，却并未让周鹏及刘春森等科学家畏缩，他们始终致力在开发可以或许满意将来人工智能（AI）运用的倾覆性存储技能。

刘春森注释：“AI年夜模子对于数据存储有了读取速率快及高容量统筹的要求，现有存储器均没法满意此需求。可以说，存储器是制约AI成长重要的硬件瓶颈之一。”

已往十年间，周鹏、刘春森团队聚焦二维超快闪存技能，从“0”起步，从底层物理道理出发，一步步往前迈进。2018年他们报导了首个高速准非易掉闪存，2021年进一步发明了辅助威垒隧穿加强机理，将读写速率提至20纳秒的同时，确保了数据存储的非易掉性。以长进展让他们意想到二维闪存器件有财产化的价值，最先同步开展器件集成方面的事情。

“二维超快闪存技能是咱们团队自立提出、国际上并世无双的技能线路，读写速率远超现有闪存技能。”刘春森说道，“事实上，咱们一直于深切研究二维高速存储器件，于研究历程中，逐渐成立起向下流运用推进的决定信念。”

“从10到0”，借路加快

新型器件要真正走向体系级运用，往往是一场漫长的马拉松。以集成电路成长为例，半导体晶体管降生在1947年，以后历经贝尔试验室及一系列顶尖公司接力研发，才于24年后催生出全世界第一颗CPU。

而对于在一个专在器件研发的团队，从基础研究到财产运用的“转型”，更是不容易。“倾覆性立异走向工程化运用，素质上是一条从‘0到10’的征途。而要真正走通这条路，离不开从‘10到0’，即从将来运用的尽头出发，倒推技能成长的准确路径。”周鹏暗示。

顺着这个思绪，团队意想到，二维闪存无需再走长达几十年的研发之路，彻底可以“站于伟人的肩膀上”，缩短技能落地进程。

何不借助现有成熟硅基CMOS制造工艺这条“高速公路”，让二维存储器件这一新型“交通东西”行驶患上更快呢？由此，团队基在“长缨”架构，霸占了新型二维信息器件工程化的要害难题，制备获得全世界首颗二维-硅基混淆架构芯片。测试成果显示，该新型存储芯片的集成良率达94.3%，撑持8比特指令操作，32比特高速并行操作与随机寻址。

世界首颗二维-硅基混淆架构闪存芯片。图片均由复旦年夜学提供

时期，他们重要霸占了两年夜瓶颈问题。

一方面，传统CMOS制造工艺与厚度达数百微米、具有金刚石布局的硅质料相适配，而二维质料厚度仅为1-3个原子，直接利用此工艺无疑会引入“质料暗伤”。

团队针对于性地研发了“原子芯片（ATOM2CHIP）”体系集成框架。就像拼乐高积木同样，他们经由过程模块化集成方案，将二维存储电路与成熟CMOS电路分散制造，末了与CMOS节制电路经由过程高密度单片互连技能实现完备芯片集成。

“这一集成框架的焦点思绪，是于时空上支解二维存储电路及CMOS电路的制造。”刘春森注释道，“咱们起首采用尺度CMOS工艺制造CMOS节制电路，再使用撑持原子标准贴合的片上二维集成工艺举行二维电路的后续工艺集成，由此确保制造流程遭到最小化的影响。”

另外一方面，二维存储器件的事情机制与尺度CMOS不兼容。针对于此问题，团队提出了跨平台体系设计要领论，于二维存储电路及CMOS电路之间专门添加了“转译层”，并联合高密度单片互连技能，实现了二维电路及CMOS电路软、硬件兼容性通讯。

刘春森说道：“由此，CMOS电路可以或许理解二维器件的事情模式，二维电路也可以理解从CMOS电路通报过来的节三木SEO-制旌旗灯号。”

“从10到100”，拥抱财产

这项结果冲破，也离不开周鹏、刘春森团队及工业界的深度互助。于项目开展之初，他们就决议只做本身擅长的工作，专注在二维存储器件部门，而芯片总体设计、节制及读出电路等则交由互助企业完成。

今朝，团队正于着手设置装备摆设中试线，估计于将来3至5年内将芯片容量从Kb扩大到Mb级别。“于5至10年的视角，咱们规划进一步与企业互助，使用财产界成熟的工艺及年夜范围产线，将存储容量做到Gb甚至Tb，实现第一批贸易化产物落地。”刘春森暗示。

届时，当前分级存储架构将被转变，一块存储芯片便可同时实现高读写速度、年夜容量和数据持久生存，有望将AI办事器部署于小我私家电脑甚至手机上，进一步鞭策AI运用及成长。此外，以垂直重叠为特色的3D NAND闪存芯片制备工艺也有可能实现新的倾覆性冲破。

“以长缨为架构、拂晓为内核的二维芯片是二维电子器件工程化里程碑，也为新一代倾覆性器件缩短运用化周期提供了典范。”周鹏自傲地暗示。

相干论文信息：http://doi.org/10.1038/s41586-025-09621-8

版权声明：凡本网注明“来历：中国科学报、科学网、科学新闻杂志”的所有作品，网站转载，请于正文上方注明来历及作者，且不患上对于内容作本色性改动；微信公家号、头条号等新媒体平台，转载请接洽授权。邮箱：shouquan@stimes.cn。-三木SEO-